IonQが単一CPUのリアルタイム誤り訂正デコーダを発表、遅延は最小0.02%
量子コンピュータの実用化を阻む課題の一つが、誤り訂正をリアルタイムで処理する古典計算側のボトルネックです。IonQは2026年9月22日、市販の単一CPUで動作するエンドツーエンド型のリアルタイム量子誤り訂正デコーダを発表しました。最大408論理量子ビット・3150万件超の操作を模擬するベンチマークで、計算の引き伸ばしは最小0.02%にとどまったと報告されています。
なぜ誤り訂正の「デコード待ち」が壁になるのか
量子ビットは環境ノイズの影響を受けやすく、そのままでは長い計算を実行できません。そこで複数の物理量子ビットを束ねて1つの論理量子ビットを構成し、誤りを検出・訂正しながら計算を進める「量子誤り訂正」が、実用的な量子コンピュータの前提条件とされています。問題は、誤りの検出に伴うデータ処理を古典コンピュータが担う点にあります。誤り訂正では量子ビットから絶えず「シンドローム」と呼ばれる測定結果が流れ出し、これを解析してどの量子ビットでどんな誤りが起きたかを推定する「デコーダ」がリアルタイムで追従しなければなりません。処理が間に合わなければ、量子計算はデコーダの完了を待って一時停止します。論理量子ビットの数と回路の深さが増えるほどシンドロームの流量は増えていき、IonQの発表資料は、この処理のボトルネックを故障耐性実現の障害として明示しています。
408論理量子ビット、3150万操作を単一CPUで処理する
IonQが発表したのは、市販の標準的なCPU1個で動作するエンドツーエンドのリアルタイムデコーダです。発表によれば、同社のデュアルデコーダ構成を、最大408個の論理量子ビットを88個のメモリブロックとマジック状態工場（magic-state factory）で構成するベンチマーク回路で評価しました。実行したのは「MegaQuOp」と呼ばれる数百万操作規模、すなわち3150万件超の量子操作です。検出器誤りモデルの生成から全論理量子ビット・論理演算・マジック状態工場のデコードまで、パイプライン全体が単一CPU上で完結するといいます。
技術的な詳細は、査読前の論文arXiv:2608.25027（2026年8月25日初出、9月3日改訂）に記されています。論文では最大100万個のTゲートを含む実用的なアプリケーションのベンチマークとして、1〜5ミリ秒のサイクル時間を持つトラップイオン型アーキテクチャを仮定した場合、CNOTゲートのエラー率が1×10⁻⁴のとき全ワークロードで計算の引き伸ばしが0.3%未満、5×10⁻⁴のときも12%未満だと報告されています。IonQの量子研究リードで論文共著者のNicolas Delfosse氏は「数百の論理量子ビットと数百万の論理操作にわたるリアルタイムデコードの検証は重要なマイルストーンだ。デコーダが単一CPUで動くことは、商用規模の故障耐性量子計算への実用的な道筋を与える」と述べています。
0.02%の遅延が示すオーバーヘッドの性質
発表の目玉は数値の小ささです。リリースによれば、標準的な動作ノイズを仮定した場合、デコードによる計算時間の引き伸ばし（stretch）は最小で0.02%。全体の0.02%程度であれば、誤り訂正付きの計算をほぼフルスピードで実行できることを意味します。
より重要なのは、このオーバーヘッドがシステム規模に対してどう振る舞うかです。IonQは、論理量子ビット数が増え操作が深くなっても、古典側の計算資源が指数関数的に増える必要はないと主張しています。同社アーキテクチャ担当バイスプレジデントのJohn Gamble氏は「各構成要素を直接検証することで、コスト効率の良い量子システムのスケーリングを可能にする」と述べ、解決までの時間・コスト・エネルギーを設計指針に据える姿勢を示しました。数百万操作規模のワークロードを1個の市販CPUで処理できたという報告は、この主張を支える一つのデータポイントになります。
実機ではなくベンチマーク評価である、という限界
この成果を正しく評価するには、対象があくまで「デコーダ」である点に注意が必要です。ベンチマークは最大408論理量子ビットのワークロードを模擬した回路に対するデコード性能の評価であり、その規模の実機が動いたわけではありません。結果も前提条件に依存します。論文が仮定するサイクル時間1〜5ミリ秒やエラー率の条件から外れれば引き伸ばしは増え、エラー率が5×10⁻⁴の条件では上限が0.3%未満から12%未満へと膨らみます。物理ゲートの品質が結果を強く左右する構造です。IonQは2025年に2量子ビットゲートの忠実度99.99%を達成したと世界記録として発表していますが、この数字も企業の主張として扱うべきものです。
それでも、古典制御側に特別なハードウェアが不要で市販CPU1個で足りるという結果は、故障耐性量子計算のコスト構造を単純化する要素として意味を持ちます。IonQは今回の結果を、トラップイオン型の障害耐性設計である「Walking Cat」アーキテクチャの中核的な柱の検証であり、256物理量子ビット超のロードマップから数千量子ビット規模の産業プラットフォームへの道筋を支える基盤だと位置づけています。古典側の壁が一つ取り除かれたことで、次に問われるのは物理ビット側の規模拡大とノイズ抑制そのものです。
