12インチフォトマスクへの転換が描く、半導体微細化の次の10年

TSMCとASMLは2026年9月8日、High NA EUVリソグラフィ向けにフォトマスクを現在の6インチから12インチへ拡大する業界共同イニシアチブの発足を発表した。2031年のパイロットライン立ち上げと2033年の量産システム実用化を目指すこの転換は、微細化の限界に近づく半導体製造がコスト面で突破口を見出すための10年計画である。本記事では、この決定が持つ技術的・経済的な意味を整理する。

半導体の微細化を支えるリソグラフィ技術の将来像が、少しずつ具体形を帯びてきた。ASMLとTSMCは2026年9月8日、High NA EUV（開口数を高めた極端紫外リソグラフィ）で使うフォトマスクを、現行の6インチから12インチへ移行する業界共同イニシアチブを発表した。 timingはSPIE BACUS会議の前日にあたる9月7日に設立されたもので、主要な装置・マスクサプライヤーが参加への関心を示しているという。

なぜ「マスクの大型化」が微細化の鍵になるのか

EUVリソグラフィでは、回路パターンを転写するための原版であるフォトマスクのサイズが生産性を左右する。ASMLの発表によれば、12インチマスクへの移行は、ファブの生産性向上、チップ製造コストの低減、そしてステッチング（複数回の露光をつなぎ合わせる工程）の制約除去という3つの効果が見込まれる。

背景にあるのは、トランジスタの微細化が進むほど1チップあたりの露光回数とマスク枚数が増え、製造コストが膨らむという構造問題だ。High NA EUVは1回の露光でより微細なパターンを転写できるが、露光できる範囲（フィールドサイズ）が従来より狭くなる。大判マスクはこの弱点を補い、High NA EUVの利点を最大限引き出すための仕組みと位置づけられている。

2031年のパイロットライン、2033年の量産対応

スケジュールは明確だ。イニシアチブは2031年までに12インチマスクのパイロットラインを確立し、2033年には先端ノード生産に対応するリソグラフィシステムの実用化を目指す。ASMLのChristophe Fouquet社長は「High NA EUVの採用はまず現行の6インチマスクで進み、その後12インチマスクが支える形で段階的に拡大する」と述べている。

TSMC側は、ASMLのHigh NA技術を2030年から先端ノードの量産に投入する意向を示している。AIアプリケーションが要求するトランジスタ構造の複雑化に伴い、High NA EUVが必要となるレイヤー数は増えていくという見立てだ。つまり12インチマスクは遠い未来の話ではなく、2030年前後の量産に合わせた現実的な投資判断ということになる。

IntelもHigh NAで先行、競争と標準化が同時に進む

この動きはTSMCだけのものではない。Tom’s Hardwareが報じるところによれば、Intel FoundryはHigh NA EUVで100万枚超のウェハーを処理したと発表しており、業界他社の合計を上回るペースだとされる。同社は18AノードとPanther Lakeの量産でHigh NAをいち早く採用している。

一方で、12インチマスクへの移行は単一企業では完遂できない。マスクブランク、レジスト、検査装置などサプライチェーン全体の変更を伴うため、ASMLとTSMCは「業界全体で取り組む複雑な問題を協力して解決する」という形で参加各社を巻き込んだ。TSMCの魏哲家（C.C. Wei）会長は「価値チェーン全体の専門知識を結集することで、先端技術を規模に応じてアクセス可能にし続けたい」とコメントしている。